カテゴリー: EP4CE6E22の記事一覧
-
SPI Bridge Scope（３）Android版アプリ作成
Androidアプリ「GUI Maker for Avalon Bus – FPGA SPI Bridge Panel」に「SPI Bridge Scope」パネルを追加できたので、いままでR-2R DACで出力してオシ […]
-
SPI Bridge Scope（２）Qsysコンポーネント作成
FPGA内のデータを記録するQsysコンポーネントを作ります。Qsys（Platform Designer）を起動して、IP CatalogのNew Componentをダブルクリックするか、[New…]ボタ […]
-
SPI Bridge Scope（１）Windows版アプリ試作
雑誌「トランジスタ技術 2018/9」に触発されて、FPGA内部のデータを読み出してオシロのように波形表示するアプリを作ってみました。QsysにSPI Slave to Avalon Master Bridgeを追加して […]
-
FPGA SDR（３２）ステレオ復調用NCO
パイロット信号を検出するための19kHzのSIN信号と、L-R信号を同期検波するための38kHzのSIN信号を出力するNCOを作ります。38kHzのSIN信号は19kHzのSIN、COSからも作れますが、乗算器を節約する […]
-
FPGA SDR（２９）EP4CE6E22 AM/FMステレオラジオ
2020/05/19 追記：q <= adc * -sin に修正しました。 2019/03/06 追記：フィルタの構成を CIC 1/24 + FIR 1/8 に変更しました。 2018/07/26 追記：CIC […]
-
FPGA SDR（２２）I2S DAC AM/FMラジオ
2020/05/19 追記：q <= adc * -sin に修正しました。 2018/07/21 追記：PM-FM変換を修正しました。 2018/07/14 追記：音量調節機能を追加しました。 I2 […]
-
FPGA SDR（１８）自作CICフィルタ（可変間引き率版）
IP CatalogのCICフィルタも自作CICフィルタも入力rateの値で間引き率を動的に変更できます。ただし平均の分母が常に最高間引き率固定なので、最高間引き率より小さい間引き率のときは出力データが小さくなってしまい […]
-
FPGA SDR（１７）自作IP AM/FMラジオ
2020/05/19 追記：q <= adc * -sin に修正しました。 2018/07/21 追記：PM-FM変換を修正しました。 2018/07/07 追記：自作CICフィルタ（可変間引き率版）に変更しまし […]
-
FPGA SDR（１６）自作FIRフィルタ
2019/03/20 追記：メモリベースFIRフィルタを修正しました。 2019/03/06 追記：メモリベースFIRフィルタを修正しました。 2018/07/18 追記：Logic Elementsを節約できるメモリベ […]
-
FPGA SDR（１３）自作NCO
2018/07/22 追記：メモリ節約のため、2ポートROMを使ってCOSテーブルを省略しました。 2018/07/21 追記：出力ビット数を指定できるパラメータを追加。 IP CatalogにあるNCOは […]