カテゴリー: FPGAの記事一覧
-
SPI Bridge Scope（２）Qsysコンポーネント作成
FPGA内のデータを記録するQsysコンポーネントを作ります。Qsys（Platform Designer）を起動して、IP CatalogのNew Componentをダブルクリックするか、[New…]ボタ […]
-
SPI Bridge Scope（１）Windows版アプリ試作
雑誌「トランジスタ技術 2018/9」に触発されて、FPGA内部のデータを読み出してオシロのように波形表示するアプリを作ってみました。QsysにSPI Slave to Avalon Master Bridgeを追加して […]
-
FPGA SDR（３２）ステレオ復調用NCO
パイロット信号を検出するための19kHzのSIN信号と、L-R信号を同期検波するための38kHzのSIN信号を出力するNCOを作ります。38kHzのSIN信号は19kHzのSIN、COSからも作れますが、乗算器を節約する […]
-
FPGA SDR（３１）ディエンファシス
FM変調時に強調された高音を元に戻すディエンファシスを追加しました。時定数50usのアナログフィルタと同じ特性のデジタルフィルタを用意します。ディジタルフィルタってなんだろうで勉強させていただきました。 時定数50us、 […]
-
FPGA SDR（３０）EP2C5T144 AM/FMステレオラジオ
2020/05/19 追記：q <= adc * -sin に修正しました。 2019/03/06 追記：フィルタの構成を CIC 1/24 + FIR 1/8 に変更しました。 2018/07/29 追記：自作A […]
-
FPGA SDR（２９）EP4CE6E22 AM/FMステレオラジオ
2020/05/19 追記：q <= adc * -sin に修正しました。 2019/03/06 追記：フィルタの構成を CIC 1/24 + FIR 1/8 に変更しました。 2018/07/26 追記：CIC […]
-
FPGA SDR（２８）ステレオ復調
2019/03/06 追記：0Hz~19kHzと19kHz~38kHzの振幅を揃えました。 2018/07/25 追記：フィードバック量を調整して音が安定しました。題名を戻しました。 2018/07/25 追記：音が左右 […]
-
FPGA SDR（２７）メモリベースFIRフィルタ
2019/03/20 追記：メモリベースFIRフィルタを修正しました。 2019/03/06 追記：メモリベースFIRフィルタを修正しました。 以前作ったFIRフィルタやFIR間引きフィルタの特性を急峻にするためタップ数 […]
-
FPGA SDR（２６）2チャンネル R-2R DAC
音声出力用にI2S DACを追加したので、抵抗だけのR-2R DACはオシロを使った動作確認専用になりました。FPGA内部の信号の位相差も確認したいので2チャンネルに増やしました。ビット数は8ビットに減ってしまいましたが […]
-
FPGA SDR（２５）タッチセンサーで選局、音量調節
2018/12/15 追記：タッチセンサーの処理を修正しました。 2018/07/15 追記：NVSに選局、音量調節の状態を保持するようにしました。 ESP32単体でFPGA内のAvalonバスを操作できる […]