関連記事＆広告
-
FPGA SDR（３１）ディエンファシス
FM変調時に強調された高音を元に戻すディエンファシスを追加しました。時定数50usのアナログフィルタと同じ特性のデジタルフィルタを用意します。ディジタルフィルタってなんだろうで勉強させていただきました。 時定数50us、 […]
2018年7月25日 / FPGA, FPGAラジオ, SDR -
３灯式信号機
回路図上の抵抗は一律240Ωになっていますが、赤緑黄のLEDの明るさが均一になるように調整します。 黄：1kΩ 赤：330Ω 緑：220Ω 74HC595のシフトクロックとストアクロックに共通のクロックを入力しているので […]
2017年8月24日 / Toy Train Lua, プリント基板 -
FPGA SDR（１８）自作CICフィルタ（可変間引き率版）
IP CatalogのCICフィルタも自作CICフィルタも入力rateの値で間引き率を動的に変更できます。ただし平均の分母が常に最高間引き率固定なので、最高間引き率より小さい間引き率のときは出力データが小さくなってしまい […]
2018年7月6日 / EP2C5T144, EP4CE6E22, FPGA, FPGAラジオ, SDR